К1801ВМ1

25.11.2022

К1801ВМ1 — однокристальный 16-разрядный микропроцессор (ОМП).

Предназначен для обработки цифровой информации в системах управления техпроцессами в контрольно — измерительной аппаратуре и системах связи, а также решения в составе ЭВМ инженерно — технических и экономических задач. Система команд К1801ВМ1 весьма близка к архитектуре PDP-11 и в большинстве случаев совместима с ней, но не является её точной копией.

Состав микросхемы

В состав микросхемы входят следующие основные функциональные блоки:

  • 16-разрядный операционный блок, выполняющий операции формирования адресов команд и операндов, логические и арифметические, хранения операндов и результатов.
  • Блок микропрограммного управления, вырабатывающий последовательность микрокоманд на основе кода принятой команды. В нём закодирован полный набор микрокоманд для всех типов команд.
  • Блок прерываний, организующий приоритетную систему прерываний ОМП. Выполняет приём и предварительную обработку внешних и внутренних запросов на прерывание вычислительного процесса.
  • Интерфейсный блок, выполняющий обмены информацией между ОМП и устройствами, расположенными на системной магистрали. Осуществляет арбитраж при операциях прямого доступа к памяти. В интерфейсном блоке формируется последовательность управляющих сигналов системной магистрали.
  • Блок системной магистрали, связывающей внутреннюю магистраль ОМП с внешней. В нём производится управление усилителями приёма и выдачи информации на совмещённые выводы адресов и данных.
  • Схема тактирования, обеспечивающая синхронизацию внутренних блоков.

См. Раздел: Структурная схема

Основные параметры

Разрядность 16 двоичных разрядов Представление чисел дополнительный код с фиксированной запятой Система команд безадресная, одноадресная, двухадресная Виды адресации регистровая, косвенно—регистровая, автоникрементная, косвенно-автоникрементная, косвенно-автодекрементная, индексная, косвенно-индексная

Число регистров общего назначения

8

Число линий запросов на прерывания

4 Системная магистраль МПИ с совмещёнными шинами для передачи адреса и данных Адресное пространство 64К байт Тактовая частота до 5 МГц Максимальное быстродействие выполнения команд сложения в составе ЭВМ при регистровом методе адресации до 500 тыс. операций/с Потребляемая мощность до 1,2 Вт

Назначение выводов

Подробное описание выводов

Структурная схема

1 34 30 29 35 31 32 33 | | | | | | | | CLC| | ACLO| DCLO| VIRQ| IRQ1| IRQ2| IRQ3| | INIT| | | | | | | |/ | |/ |/ |/ |/ |/ |/ | |/ | | | | | | |___|___| /| |_|_____|_____|_____|_____|_____|_| |схема | | | Блок | |такти- | | | Прерываний | |рования| | |_______________|_________________| |___|___| | | | | /| /| | | | | | |___________________________________|____________________________________ | | | | | |/ |/ | |/ | | | | | |________|_______|________| |________|________| | |______|_____| | Блок микропрограммного | | Операционный | | | | IAKO | управления | | Блок | | | -->>>--36 |___________|_____________| |________|________| | | | | | | | | SP |/ |/ | | --<<<--27 /| /| | | | | | | | | SP |____________|____________| | | -->>>--26 | | | | |/ | | | RPLY | | | --<<<--39 |_____________|_____________| | | | | | | | | SYNC | Системная ----<<<---| | -->>>--41 | магистраль | | | | ----<<<--------- | DOUT |_|_______|_______|_______|_| | бЛОК -->>>--37 | | | | | управления | |/ |/ |/ |/ | системной | DIN /| /| /| /| | магистралью-->>>--38 | | | | | и | AD0| AD11| AD12| AD15| | регистрами | WTBT |-------| |-------| | ввода -->>>--40 | | | | | вывода | | | DMR | --<<<--5 | | | | SACK | --<<<--2 | | | | DMGO | -->>>--4 | | | | SP | --<<<--3 | | | | SEL1 | -->>>--7 | | | | SEL2 | -->>>--8 | | | | BSY | -->>>--28 |____________|

Команды

Код команды указан восьмеричным числом. Именно такой вид удобен для наглядного восприятия команд данного процессора.

  • — Старший разряд кода этих команд является признаком байтовой команды. Если он равен 0, то команда производит операции с 16-разрядными словами, находящимися по чётным адресам. Если же этот разряд установлен в 1, то команда работает с байтами, расположенными по произвольному адресу, при этом младший байт 16-разрядного слова имеет чётный адрес, а старший — нечётный.

Методы адресации

Операнд задаётся значениями SS (source — источник) и DD (destination — приёмник), при этом первая цифра задаёт режим адресации, а вторая — номер регистра общего назначения процессора. Например, если SS = 27, то 2 — это метод адресации, а 7 — номер регистра.

Процессор имеет 8 шестнадцатиразрядных регистров: R0, R1, R2…R7. При этом R0-R5 используются для хранения операндов команд. Регистры R6 и R7 имеют дополнительное специальное назначение, но все операции с ними происходят так же, как и с любым другим регистром

Регистр R6 выполняет роль указателя стека (SP, Stack Pointer) и содержит адрес вершины стека. Запись в стек обычно производится с применением автодекрементного способа адресации, а чтение — автоинкрементного. При выполнении ряда операций (обработке аппаратных и программных прерываний, а также вызове подпрограмм и возврате из них) процессор изменяет значение этого регистра определённым образом.

Регистр R7 является счётчиком команд (PC, Program Counter) и содержит адрес следующей команды, которую должен выполнить процессор. Запись числа в R7 равносильна переходу по указанному адресу.

Методы адресации:

При адресации через регистр РС данные способы адресации называются специальным образом:



Имя:*
E-Mail:
Комментарий:
Информационный некоммерческий ресурс fccland.ru © 2022
При цитировании информации ссылка на сайт обязательна.
Копирование материалов сайта ЗАПРЕЩЕНО!